


Soluzione della prova scritta di Fondamenti di Elettronica del 17 luglio 2014, parte digitale

- 1) Essendoci l'invertitore, $F=PD$; lo schema risultante è il seguente:



dove il PU non è banalmente il duale, dato che se facciamo la serie dei paralleli tra pMOS controllati da A e B, e C e $\bar{A}$, solo due percorsi sono possibili, non potendo essere A e $\bar{A}$ contemporaneamente a zero.

- 2) La scarica del gate CMOS avviene sempre tramite due nMOS in serie, mentre la carica su pMOS in serie. Nel primo caso il fattore di forma equivalente è $S_{n,eq}=1/2$, mentre nel secondo $S_{p,eq}=1$; però gli nMOS hanno β' doppio dei pMOS. Possiamo scrivere

$$t_{tot} = \frac{2C_{inv}}{\beta'_p V_{DD}} F(V_T/V_{DD}) + \frac{2C_L}{\beta'_n S_{n,INV} V_{DD}} F(V_T/V_{DD}) = \frac{2C_{inv}}{\beta'_n 0.5 V_{DD}} F + \frac{2C_L}{\beta'_n S_{n,INV} V_{DD}} F$$

dove $F=2.2$ e $C_{inv} = S_{n,INV}(1 + \epsilon)(C_{OX}L_{MIN}^2 + 2C_{GSO}L_{MIN}) = S_{n,INV}(1 + \epsilon)C_{M1}$ è la capacità di ingresso del invertitore. Coi valore numerici, $C_{M1} = 1.125fF$, Con la minimizzazione si ottiene

$$S_{n,INV} = \sqrt{\frac{C_L}{2(1 + \epsilon)C_{M1}}} = 3.85.$$

- 3) Dalla $S_{n,INV}$ appena trovata segue che $C_{inv} = 13fF$. Il ritardo è lo stesso per ogni configurazione e non fa differenza tra carica e scarica (vedi commento al punto sopra). Segue che:

$$t_{tot} = \frac{2C_{inv}}{\beta'_p V_{DD}} F(V_T/V_{DD}) + \frac{2C_L}{\beta'_n S_{n,INV} V_{DD}} F(V_T/V_{DD}) = 573ps.$$

- 4) La potenza dinamica è data da:

$$P_d = (C_L + C_{inv})V_{DD}^2 f_{ck} P_F(1 - P_F).$$

infatti se si scarica C_L , vuol dire che si carica C_{inv} e viceversa. I due addendi nella formula $F=AC+\bar{A}B$ sono mutualmente esclusivi, quindi $P_F = P_A P_C + (1 - P_A)P_B = 0.4$. Otteniamo quindi $P_d=32.5\mu W$